SRAM：靠电路结构“锁住”数据
SRAM的核心存储单元采用经典的6T结构，由6个晶体管组成一个存储位。可以把它想象成两个互相锁定的反相器，再加上两个负责读写的访问晶体管，共同形成一个稳定的双稳态电路。一旦写入“1”或“0”，这个电路就会自动维持当前状态，只要电源不断，数据就不会丢失。
这里的“静态”二字，并不是说它完全不动，而是指SRAM不需要像另一种存储那样周期性地刷新。数据其实不是“存放在”某个地方，而是“存在于电路的平衡状态里”。由于每个存储位要用到6个晶体管，在同样面积的芯片上，SRAM的容量大概只有DRAM的十分之一到二十分之一。
DRAM：靠电容电荷“暂存”数据
相比之下，DRAM的结构要简单得多——每个存储单元仅需1个晶体管加1个电容。工作时，给电容充电表示“1”，放电表示“0”。听起来很直接，但问题也很突出：电容天生会漏电。如果不做处理，几十毫秒后电荷就跑光了，数据随之消失。所以DRAM必须不停地刷新——也就是定期把数据读出来再写回去，才能维持住信息。
DRAM的读取操作本身就会破坏电容里的电荷，属于“破坏性读取”，读完后必须立即恢复。而SRAM读取数据完全不影响内部状态。
不同的工程思维和适用场景
SRAM追求结构稳定与速度，无需刷新、访问路径短、可并行能力强，因此延迟极低，常用于CPU缓存、寄存器等对速度要求严苛的地方。DRAM则偏向密度优先，用更少的晶体管换来了大容量，成为内存条等主存储方案的首选。
但DRAM的刷新并非免费——它会占用带宽、增加功耗、引起延迟抖动。在数据中心等大规模场景中，刷新压力已经成为系统级难题，随着密度继续提升，这个矛盾还会加剧。
